Multiphase Hybrid Switched-Capacitor Buck Converters: Synthesis, Packaging, Modelling, and Control for HPC Applications

Abstract

High-performance computing (HPC) systems are pushing data centre power consumption beyond global electricity growth rates. To increase the power efficiency of these gigawatt-scale complexes, the distribution voltage of the busbars within each server rack has shifted from 12V to 48V. Simultaneously, modern microprocessors—enabled by advances in semiconductor manufacturing and lithography—are operating at sub-1V core voltages. This creates a challenging power conversion gap. Unfortunately, conventional multiphase buck (CMB) converters—widely used for 12V-to-1V regulation—are unsuitable for direct 48V-to-sub-1V conversion while meeting stringent voltage regulation, efficiency, and power density requirements.

Multiphase hybrid switched-capacitor (HSC) converters offer a promising alternative for these high-step-down, high-current applications. Their appeal lies in their collective potential for high efficiency, compact form factors, and topological flexibility for application-specific functional superiority. Thus, this dissertation focuses on advancing HSC designs to meet the demands of next-generation HPC voltage regulation.

The first contribution introduces modulation schemes for the series-capacitor buck (SCB), a popular single-stage multiphase HSC topology. These schemes increase the maximum achievable output voltage for a given inductor count (N) by a factor of nearly N/2 while preserving an N-phase operation. This results in improved conversion efficiency and transient response, particularly when using coupled inductors. Additionally, a separate digital control technique raises the output voltage resolution by a factor of N, enabling finer regulation granularity.

The second contribution addresses a dynamic performance degradation observed in SCBs with increased inductor count—a limitation not present in CMBs. Through system-level co-design, a modified topology, termed "multilevel SCB," is introduced. This converter significantly improves dynamic responses without increasing switch voltage stress, making it more suitable for demanding HPC workloads.

The third contribution tackles power density constraints in HPC environments. A general synthesis methodology is introduced for HSC topologies, enabling the derivation of both known and novel configurations. Some of these outperform the SCB in key metrics, including power density. The methodology also supports the design of intermediate bus converters (IBCs), broadening its applicability to multi-stage power architectures.

Appendices cover large-signal modelling, electrical analysis of coupled magnetics, and the design of a scalable, ultra-low-voltage, high-current electronic load for VRM efficiency testing.

Alternate abstract:

Les systèmes de calcul haute performance (HPC) entraînent une consommation énergétique des centres de données qui dépasse le taux de croissance mondial de l’électricité. Pour améliorer l’efficacité énergétique de ces complexes de l’ordre du gigawatt, la tension de distribution des barres omnibus dans chaque rack de serveurs est passée de 12V à 48V. Parallèlement, les microprocesseurs modernes—rendus possibles par les avancées en fabrication de semi-conducteurs et en lithographie—fonctionnent à des tensions de cœur inférieures à 1V. Cela crée un écart de conversion de puissance difficile à combler. Malheureusement, les convertisseurs buck multiphases conventionnels (CMB)—largement utilisés pour la régulation de 12V-à-1V—ne sont pas adaptés à une conversion directe de 48V à moins de 1V tout en respectant les exigences strictes en matière de régulation de tension, d’efficacité énergétique et de densité de puissance.

Les convertisseurs hybrides à capacité commutée (HSC) en configuration multiphase représentent une alternative prometteuse pour ces applications à fort rapport de conversion et à courant élevé. Leur intérêt réside dans leur potentiel collectif en matière d’efficacité, de compacité et de flexibilité topologique pour une supériorité fonctionnelle spécifique à l’application. Cette thèse se concentre donc sur l’amélioration des conceptions HSC pour répondre aux exigences de régulation de tension des systèmes HPC de nouvelle génération.

La première contribution présente des schémas de modulation pour le convertisseur buck à condensateur en série (SCB), une topologie HSC à un seul étage multiphasée. Ces schémas augmentent la tension de sortie maximale atteignable pour un nombre donné d’inducteurs (N) d’un facteur proche de N/2 tout en conservant une opération en N phases. Cela améliore l’efficacité de conversion et la réponse transitoire, notamment avec des inducteurs couplés. De plus, une technique de commande numérique distincte augmente la résolution de la tension de sortie d’un facteur N, permettant une régulation plus fine.

La deuxième contribution traite de la dégradation des performances dynamiques observée dans les SCB avec un nombre accru d’inducteurs—une limitation absente des CMB. Grâce à une co-conception système, une topologie modifiée, appelée « SCB multiniveau », est introduite. Ce convertisseur améliore significativement la réponse dynamique sans augmenter la contrainte de tension sur les interrupteurs, le rendant plus adapté aux charges HPC exigeantes.

La troisième contribution aborde les contraintes de densité de puissance dans les environnements HPC. Une méthodologie générale de synthèse est proposée pour les topologies HSC, permettant de dériver des configurations connues et nouvelles. Certaines surpassent le SCB selon des critères clés, notamment la densité de puissance. La méthodologie prend également en charge la conception de convertisseurs intermédiaires (IBC), élargissant son applicabilité aux architectures d’alimentation multi-étages.

Les annexes couvrent la modélisation en régime de grand signal, l’analyse électrique des magnétiques couplés, et la conception d’une charge électronique évolutive, à très basse tension et à courant élevé, destinée aux tests d’efficacité des VRM.